LA Modul 3 Percobaan 1


Laporan Akhir 1
Counter dan Shift Register

1. Jurnal [kembali]

2. Alat dan Bahan [kembali]

Gambar 3.1 Module D’Lorenzo 

Gambar 3.2 Jumper
  1. Panel DL 2203D 
  2. Panel DL 2203C 
  3. Panel DL 2203S 
  4. Jumper 

3. Rangkaian Simulasi [kembali]


Gambar Rangkaian pada Modul


4. Prinsip Kerja Rangkaian [kembali]

Rangkaian 1A
Pada IC 7490, (Q0) sebagai devide by-2 dikendalikan oleh CKA dan CKB mengendalikan (Q1–Q3) sebagai devide by-5. Kedua bagian ini bekerja masing-masing: Q0 menghitung dengan siklus 2, sedangkan Q1–Q3 menghitung dengan siklus 5, ketika keduanya diberi clock eksternal terpisah. Karena keduanya tidak saling terhubung, maka keluaran Q0–Q3 tidak berurutan membentuk biner atau desimal, melainkan kombinasi dua counter berbeda. Untuk IC ini, CKA dan CKB juga tidak bekerja bersamaan, membuat outpunya juga tidak berurutan.

Rangkaian 1B
Pada IC 7490, clock hanya masuk ke CKA karena CKB terhubung ke Q0. Q0 akan membagi dua pulsa clock, lalu hasilnya menjadi clock bagi bagian pembagi-5. Dengan konfigurasi ini, 7490 bekerja sebagai decade counter (mod-10) dengan keluaran Q0–Q3 berurutan dari 0000 hingga 1001 (0–9 desimal) sebelum kembali ke 0000.

Pada IC 7493, clock eksternal hanya masuk ke CKA karena CKB dihubungkan ke Q0. Q0 toggle setiap pulsa clock, Q1 toggle setiap dua pulsa clock, lalu sinyal Q0 yang masuk ke CKB membuat Q2 dan Q3 menghitung lanjutan. Dengan begitu, keempat flip-flop saling berantai dan membentuk binary counter 4-bit (mod-16), dengan keluaran Q0–Q3 berurutan dari 0000 hingga 1111 (0–15 desimal).

5. Video Rangkaian [kembali]


6. Analisa [kembali]

1. Analisa perbedaan hasil jurnal dan percobaan dari dua ic yg digunakan (div 16 dan div 10)

  • Div 16 (IC 7493)
IC ini merupakan pencacah biner yang menghitung dari biner 0-15 (ada 16 keadaan). Pada percobaan ini, IC 7493 dipengaruhi oleh pin B4 dan B5 yang terhubung ke pin clear, serta clock ke pin B6. Saat B4 dan B5 aktif, maka  output akan ter riset ke 0 (0000), dan saat B4 atau B5 tidak aktif, output akan dipengaruhi oleh clock.
  • DIv 10 (IC 74LS90)
IC ini merupakan pencacah biner yang menghitung dari 0-9 (ada 10 keadaan). Pada percobaan ini, IC ini dipengaruhi oleh B0 dan B1 yaang terhubung ke pin clear, yang saat aktif maka output akan ter riset ke 0 (0000). Sedangkan B2 dan B3 terhubung ke pin set yang saat aktif maka output akan ter set ke 9 (1001). Jika keduanya tidak aktif, maka  output akan dipengaruhi oleh clock.

2. Analisa perbedaan hasil jurnal dan percobaan dari percobaan 1a dan 1b 

    Pada percobaan 1a, CKA dan CKB terhubung ke satu clock yang sama, sehingga Q0, (Q1, Q2, Q3) bekerja sendiri-sendiri dan tidak berkaitan. Akibatnya, output yang dihasilkan tidak berurutan (0-9) atau (0-15).
    Pada percobaan 1b, CKA terhubung ke  clock, sedangkan CKB terhubung ke output Q0 yang merupakan output dari CKA. Akibatnya Q0-Q3 berkaitan dan bekerjasama menghasilkan output yang berurutan (0-9) atau (0-15).

7. Link Download [kembali]

  1. Download video simulasi disini
[menuju awal]








Tidak ada komentar:

Posting Komentar

LA modul 3 percobaan 3

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian Simulasi 4. Prinsip Kerja Rangkaian 5. Vid...