TP Modul 2 Percobaan 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

7. Link Download

1. Kondisi [kembali]

Modul 2 Percobaan 1 Kondisi 5

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=don’t care, B3=don’t care, B4=0, B5=don’t care, B6=don’t care led diganti logicprobe

2. Gambar Rangkaian Simulasi [kembali]

3. Video Simulasi [kembali]

4. Prinsip Kerja Rangkaian [kembali]

Prinsip kerja rangkaian ini adalah memperlihatkan perbedaan cara kerja JK flip-flop dan D flip-flop. Pada JK flip-flop, output Q hanya berubah pada saat terjadi falling edge clock, dengan perilaku ditentukan oleh input J dan K (menahan, set, reset, atau toggle), sementara input SET dan RESET dapat langsung memaksa Q menjadi 1 atau 0 tanpa menunggu clock. Sedangkan pada D flip-flop, output Q akan selalu menyalin nilai input D setiap kali terjadi raising edge clock, sehingga berfungsi sebagai penyimpan data satu bit. Dengan bantuan logic probe, rangkaian ini menunjukkan bahwa flip-flop bekerja sinkron terhadap sinyal clock tertentu dan dapat dikontrol sesuai konfigurasi inputnya.

1. Download File Rangkaian (1) klik disini
2. Download Video  (1) klik disini