1. Kondisi [kembali]
Modul 3 Percobaan 1 Kondisi 7
Buatlah rangkaian seperti gambar percobaan 1, ganti probe dengan led biasa
2. Gambar Rangkaian Simulasi [kembali]
Gambar Rangkaian 1a
Gambar Rangkaian 1b
3. Video Simulasi [kembali]
Percobaan 1a
Percobaan 1b
4. Prinsip Kerja Rangkaian [kembali]
Rangkaian 1A
Pada IC 7490, (Q0) sebagai devide by-2 dikendalikan oleh CKA dan CKB mengendalikan (Q1–Q3) sebagai devide by-5. Kedua bagian ini bekerja masing-masing: Q0 menghitung dengan siklus 2, sedangkan Q1–Q3 menghitung dengan siklus 5, ketika keduanya diberi clock eksternal terpisah. Karena keduanya tidak saling terhubung, maka keluaran Q0–Q3 tidak berurutan membentuk biner atau desimal, melainkan kombinasi dua counter berbeda. Untuk IC ini, CKA dan CKB juga tidak bekerja bersamaan, membuat outpunya juga tidak berurutan.
Rangkaian 1B
Pada IC 7490, clock hanya masuk ke CKA karena CKB terhubung ke Q0. Q0 akan membagi dua pulsa clock, lalu hasilnya menjadi clock bagi bagian pembagi-5. Dengan konfigurasi ini, 7490 bekerja sebagai decade counter (mod-10) dengan keluaran Q0–Q3 berurutan dari 0000 hingga 1001 (0–9 desimal) sebelum kembali ke 0000.
Pada IC 7493, clock eksternal hanya masuk ke CKA karena CKB dihubungkan ke Q0. Q0 toggle setiap pulsa clock, Q1 toggle setiap dua pulsa clock, lalu sinyal Q0 yang masuk ke CKB membuat Q2 dan Q3 menghitung lanjutan. Dengan begitu, keempat flip-flop saling berantai dan membentuk binary counter 4-bit (mod-16), dengan keluaran Q0–Q3 berurutan dari 0000 hingga 1111 (0–15 desimal).
5. Link Download [kembali]
- Download File Rangkaian (1a) klik disini
- Download File Rangkaian (1b) klik disini
- Download Video (1a) klik disini
- Download Video (1b) klik disini
.jpg)
.jpg)
Tidak ada komentar:
Posting Komentar