Percobaan 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

Laporan Akhir 1

Gerbang Logika

1. Jurnal [kembali]

2. Alat dan Bahan [kembali]

Gambar 1.1 DL2203C Module D’Lorenzo 

Gambar 1.2 DL2203S Module D’Lorenzo 

Gambar 1.3 Jumper

Alat yang di gunakan :

1. Panel DL 2203C

2. Panel DL 2203S

3. Jumper.

4. Laptop.

5. Software Proteus ver minimal 8.17

3. Rangkaian Simulasi [kembali]

4. Prinsip Kerja Rangkaian [kembali]

Pada rangkaian diatas terdapat beberapa gerbang logika yang digunakan. Masing masing gerbang logika memiliki prinsip kerja yang berbeda.

• Gerbang NOT

• Gerbang AND

• Gerbang OR

• Gerbang XOR

• Gerbang NAND

• Gerbang NOR

• Gerbang XNOR

Pada saat melakukan percobaan pada proteus, dengan input B0 dan B1. Sesuai dengan prinsip gerbang yang sudah dijelaskan diatas, 

Sebagai Contoh Input B0 dan B1:

• B0 = 1 (HIGH)
• B1 = 0 (LOW)

Gerbang U1 (NOT):

• Input: B1 (0)
• Output: NOT B1 = 1
• Fungsi: Membalikkan sinyal input, jadi jika inputnya 0, outputnya 1.

Gerbang U2 (AND):

• Input: B0 (1) AND B1 (0)
• Output: 0
• Fungsi: Gerbang AND hanya menghasilkan 1 jika kedua inputnya adalah 1.

Gerbang U3 (OR):

• Input: B0 (1) OR B1 (0)
• Output: 1
• Fungsi: Gerbang OR menghasilkan 1 jika salah satu atau kedua inputnya 1.

Gerbang U4 (NAND):

• Input: B0 (1) NAND B1 (0)
• Output: 1
• Fungsi: Gerbang NAND menghasilkan kebalikan dari AND, yaitu 1 kecuali jika kedua inputnya 1.

Gerbang U5 (NOR):

• Input: B0 (1) NOR B1 (0)
• Output: 0
• Fungsi: Gerbang NOR menghasilkan kebalikan dari OR, yaitu 1 hanya jika kedua inputnya 0.

Gerbang U6 (XOR):

• Input: B0 (1) XOR B1 (0)
• Output: 1
• Fungsi: Gerbang XOR menghasilkan 1 jika inputnya berbeda.

Gerbang U7 (XNOR):

• Input: B0 (1) XNOR B1 (0)
• Output: 0
• Fungsi: Gerbang XNOR menghasilkan kebalikan dari XOR, yaitu 1 jika kedua inputnya sama.

5. Video Rangkaian [kembali]

6. Analisa [kembali]

Analisa masing masing output H1 dan H2 ketika variasi A, B, C, D pada percobaan 1b

Jawab:

Dari analisis logika, karena menggunakan gerbang XOR, output H1 akan berlogika 1 jika B dan D berbeda, begitupun dengan H2. Atau output akan bernilai 1 jika A, C', D semua berlogika 1 untuk H1, dan A, B', C berlogika 1 untuk H2. Pada dasarnya, kondisi yang sangattt  memengaruhi ada pada B dan D.

7. Link Download [kembali]

1. Download file rangkaian proteus percobaan 1 disini
2. Download file datasheet Gerbang OR disini
3. Download file datasheet Gerbang XOR disini
4. Download file datasheet Gerbang NOT disini
5. Download file datasheet Gerbang NAND disini
6. Download file datasheet Gerbang XNOR disini
7. Download file datasheet Gerbang Resistor disini

[menuju awal]

Percobaan 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

7. Link Download

1. Kondisi [kembali]

Modul 1 Percobaan 2 Kondisi 3

Buatlah rangkaian seperti pada modul percobaan, Kemudian buatlah kondisi dengan inputan berupa saklar SPDT. 

Rangkaian Encoder : D1 = 1, D2 = 1, D3' = 0, D8 = 1, D9 = 1

2. Gambar Rangkaian Simulasi [kembali]

3. Video Simulasi [kembali]

4. Prinsip Kerja Rangkaian [kembali]

Rangkaian pada percobaan 2 kondisi 3 ini bekerja dengan prinsip konversi dari input desimal menjadi tampilan angka pada 7-segment display melalui IC 7447. Switch yang tersedia berfungsi sebagai sumber input, di mana setiap kombinasi yang ditekan akan merepresentasikan bilangan desimal dalam bentuk kode biner BCD (Binary Coded Decimal). Kode biner ini kemudian masuk ke IC 7447, yang berperan sebagai decoder sekaligus driver untuk mengubah BCD menjadi pola logika tertentu agar segmen pada display menyala sesuai angka yang dimaksud.

Pada kondisi ini, rangkaian encoder bekerja dengan cara memilih prioritas dari beberapa input desimal yang aktif secara bersamaan. Input yang digunakan berupa D1, D2, D3', D8, dan D9, di mana angka “1” menunjukkan bahwa jalur input tersebut aktif. Karena encoder hanya bisa menampilkan satu output biner pada satu waktu, maka ia menggunakan prinsip priority encoding, yaitu input dengan prioritas tertinggi yang aktif akan menentukan keluaran. Dalam kondisi ini, walaupun D1, D2, D8, dan D9 bernilai 1, terdapat juga D3’ = 0 yang setelah melalui gerbang NOT akan terbaca sebagai input aktif (1). Berdasarkan aturan prioritas, input dengan indeks tertinggi yang aktif (D9) akan menjadi keluaran encoder. Dengan demikian, output biner encoder akan merepresentasikan angka 9, dan setelah melalui IC decoder/driver 7447, pola biner tersebut akan diubah sehingga angka “9” tampil pada 7-segment display. Hal ini menunjukkan bahwa meskipun banyak input yang aktif bersamaan, encoder tetap memastikan hanya satu angka prioritas tertinggi yang dikirim ke output.

7. Link Download [kembali]

1. Download File Rangkaian (1) klik disini
2. Download Video  (1) klik disini

Percobaan 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

7. Link Download

1. Kondisi [kembali]

Modul 1 Percobaan 1 Kondisi 3

Buatlah sebuah rangkaian lengkap yang memuat 2 gerbang AND dengan 3 input dan 4 input, kemudian gerbang OR dengan 3 dan 5 input,kemudian 1 gerbang XOR dan 1 gerbang XNOR. Dan output akhir rangkaian keseluruhannya ditunjukkan dengan LED atau LOGIC PROBE. Dimana input awal berupa 3 saklar SPDT.

2. Gambar Rangkaian Simulasi [kembali]

3. Video Simulasi [kembali]

4. Prinsip Kerja Rangkaian [kembali]

Rangkaian Percobaan 1 kondisi 3 merupakan implementasi dari fungsi logika kombinasi dengan tiga buah input berupa switch (SW1, SW2, dan SW3). Ketiga input tersebut diolah menggunakan gerbang logika dasar AND dan OR yang kemudian menghasilkan sebuah output yang ditampilkan melalui LED. Prinsip kerjanya, sinyal dari SW1 dan SW2 terlebih dahulu masuk ke gerbang AND (U1) sehingga menghasilkan keluaran SW1·SW2, sedangkan sinyal dari SW2 dan SW3 masuk ke gerbang OR (U2) dengan hasil keluaran SW2+SW3. Kedua keluaran ini kemudian digabungkan melalui gerbang OR (U3), sehingga menghasilkan kombinasi (SW1·SW2) + (SW2+SW3). Selanjutnya, beberapa sinyal input (SW1, SW2, SW3) beserta hasil U3 diproses oleh gerbang AND (U4) untuk mensyaratkan semua kondisi harus terpenuhi sekaligus, sedangkan jalur lain digabung melalui gerbang OR (U5) sebagai kondisi alternatif. Terakhir, keluaran dari U4 dan U5 disatukan oleh gerbang OR (UA) sehingga menghasilkan output akhir yang akan ditunjukkan dengan logic probe. 

1. Download File Rangkaian (1) klik disini
2. Download Video  (1) klik disini

Modul 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Percobaan

Percobaan       --->          

1. Tugas Pendahuluan 1
2. Tugas Pendahuluan 2
3. Laporan Akhir 1
4. Laporan Akhir 2
5. Laporan Akhir 3

Modul I
Gerbang Logika 

1. Tujuan [kembali]

1. Merangkai dan menguji operasi dari gerbang logika.
2. Merangkai dan menguji gerbang logika dasar, Aljabar Boelean.
3. Merangkai dan menguji rangkaian Encoder dan Decoder.
4. Merangkai dan menguji rangkaian Multiplexer dan Demultiplexer

2. Alat dan Bahan [kembali]

Gambar 1.1 DL2203C Module D’Lorenzo 

Gambar 1.2 DL2203S Module D’Lorenzo 

Gambar 1.3 Jumper

Alat yang di gunakan :

1. Panel DL 2203C

2. Panel DL 2203S

3. Jumper.

4. Laptop.

5. Software Proteus ver minimal 8.17

3. Dasar Teori [kembali]

Gerbang Logika 

Gerbang Logika atau dalam bahasa Inggris disebut dengan Logic Gate adalah dasar pembentuk Sistem Elektronika Digital yang berfungsi untuk mengubah satu atau beberapa Input (masukan) menjadi sebuah sinyal Output (Keluaran) Logis. Gerbang Logika beroperasi berdasarkan sistem bilangan biner yaitu bilangan yang hanya memiliki 2 kode simbol yakni 0 dan 1 dengan menggunakan Teori Aljabar Boolean. Berikut jenis jenis gerbang logika antara lain :

1. Gerbang AND

                                                (a)

Gambar 1.1 (a) Rangkaian dasar gerbang AND (b) Simbol gerbang AND 

Tabel 1.1 Tabel Kebenaran Logika AND

Gerbang AND merupakan gerbang logika yang menggunakan operasi perkalian. Bisa dilihat pada tabel diatas bahwa keluaran akan bernilai 1 jika semua nilai input adalah 1, dan jika salah satu atau lebih input ada yang bernilai nol maka output akan bernilai nol.

2. Gerbang OR

                                                        (a)                                                                (b)

Gambar 1.2 (a) Rangkaian dasar gerbang OR (b) Simbol gerbang OR 

Tabel 1.2 Tabel Kebenaran Logika OR

Gerbang OR adalah gerbang logika yang menggunakan operasi penjumlahan. Nilai output bernilai 0 hanya pada jika nilai semua input bernilai 0. Bila dilihat dari rangkaian dasarnya maka didapat tabel kebenaran seperti di atas. Pada gerbang logika OR ini bisa dikatakan bahwa jika salah satu atau lebih input bernilai 1 maka output akan bernilai satu.

3. Inverter ( Gerbang NOT )

 

(a)

(b)

Gambar 1.3 (a) Rangkaian dasar gerbang NOT (b) Simbol gerbang NOT Tabel 

1.3 Tabel Kebenaran Logika NOT

Gerbang NOT merupakan gerbang yang di mana keluarannya akan selalu berlawanan dengan masukannya.

 4. Gerbang NOR

(a)

(b)

Gambar 1.4 (a) Rangkaian dasar gerbang NOR (b) Simbol gerbang NOR 

Tabel 1.4 Tabel Kebenaran Logika NOR

Gerbang NOR adalah gerbang OR yang disambung ke inverter. Jadi nilai keluarannya merupakan kebalikan dari gerbang OR.

5. Gerbang NAND

(a)

Gambar 1.5 (a) Rangkaian dasar gerbang NAND (b) Simbol gerbang NAND 

Tabel 1.5 Tabel Kebenaran Logika NAND

Gerbang NAND adalah gerbang AND yang keluarannya disambungkan ke inverter. Dan nilai dari tabel kebenarannya merupakan kebalikan dari tabel kebenaran dari gerbang AND.

6. Gerbang Exlusive OR (X-OR)

(a)

(b)

Gambar 1.6 (a) Rangkaian dasar gerbang X-OR (b) Simbol gerbang X-OR

Tabel 1.6 Tabel Kebenaran Logika X-OR

X-OR merupakan gerbang OR yang bersifat exlusif, di mana jika hasil penjumlahan inputnya bernilai ganjil maka outputnya bernilai 1 dan jika hasil penjumlahan inputnya bernilai genap maka outputnya bernilai 0.

7. Gerbang Exclusive NOR (X-NOR)

(a)

 

(b)

Gambar 1.10 (a) Rangkaian dasar gerbang X-NOR (b) Simbol gerbang X-NOR Tabel 

1.7 Tabel Kebenaran Logika X-NOR

X-NOR merupakan gerbang X-OR yang keluarannya disambungkan dengan inverter Dan nilai dari tabel kebenarannya merupakan kebalikan dari tabel kebenaran dari gerbang X-OR. Dimana jika hasil penjumlahan inputnya bernilai genap maka outputnya bernilai 1, dan jika hasil penjumlahan inputnya bernilai ganjil maka outputnya bernilai 0.

Encoder-Decoder

Encoder dan decoder dalam dunia elektronika digital adalah dua komponen penting yang banyak digunakan dalam sistem komunikasi, pengolahan data, dan kontrol digital. Keduanya berperan dalam mengubah informasi dari satu bentuk ke bentuk lainnya, sehingga memungkinkan perangkat digital untuk berkomunikasi secara efisien.

a. Encoder

(a)

(b)

Gambar 1.11 (a) Rangkaian dalam Encoder (b) IC Encoder 4 to 2 

1.8 Tabel Kebenaran Encoder 4 to 2

Encoder adalah sebuah perangkat atau rangkaian elektronik/digital yang berfungsi untuk mengubah suatu bentuk data atau sinyal (biasanya dalam bentuk informasi, posisi, atau sinyal analog) menjadi kode biner. Dengan kata lain, encoder “menerjemahkan” input menjadi data digital yang lebih mudah diproses oleh sistem elektronik atau komputer.

b. Decoder

(a)

(b)

Gambar 1.12 (a) Rangkaian dalam Decoder (b) IC Decoder 2 to 4 

Tabel 1.9 Tabel Kebenaran Decoder 2 to 4

Decoder (dekoder) adalah perangkat atau rangkaian logika digital yang berfungsi untuk mengubah kode biner menjadi sinyal keluaran yang sesuai.

Multiplexer dan Demultiplexer

Multiplexer (MUX) dan Demultiplexer (DEMUX) adalah rangkaian digital penting dalam sistem komunikasi yang memiliki fungsi berlawanan. Multiplexer menggabungkan beberapa sinyal masukan menjadi satu keluaran, sedangkan Demultiplexer menerima satu sinyal masukan dan menyalurkannya ke salah satu dari banyak jalur keluaran.

a. Multiplexer

(a)

(b)

Gambar 1.13 (a) Rangkaian dalam Multiplexer (b) IC Multiplexer 4 to 1

Tabel 2.0 Tabel Kebenaran Multiplexer 4 to 1

Multiplexer adalah perangkat pemilih beberapa jalur data ke dalam satu jalur data untuk dikirim ke titik lain. Komponen ini tersusun atas gerbang logika berkecepatan tinggi yang terdiri dari jalur input, terminal pengendali, dan jalur output.

b. Demultiplexer

(a)

  

(b)

Gambar 1.14 (a) Rangkaian dalam Demultiplexer (b) IC Demultiplexer 1 to 4 

Tabel 2.1 Tabel Kebenaran Demultiplexer 1 to 4

Demultiplexer (DEMUX) adalah kebalikan dari multiplexer, berfungsi untuk mengarahkan satu input ke salah satu dari beberapa output berdasarkan sinyal seleksi. DEMUX sering disebut "data distributor".